Port Init (one stupid cuestion)

·
· dira[noparse][[/noparse]CS]~~
· dira[noparse][[/noparse]SClock]~~
· dira[noparse][[/noparse]SData]~~
· dira[noparse][[/noparse]Reset]~~
·
It is posible Init it·on same line?
Like it?
· dira[noparse][[/noparse]CS]~~ , [noparse][[/noparse]SClock]~~ , [noparse][[/noparse]SData]~~ , [noparse][[/noparse]Reset]~~
·
Same
·
· outa[noparse][[/noparse]CS]~~ , [noparse][[/noparse]SClock]~~ , [noparse][[/noparse]SData]~~ , [noparse][[/noparse]Reset]~~
·
▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔
Sapieha
· dira[noparse][[/noparse]CS]~~
· dira[noparse][[/noparse]SClock]~~
· dira[noparse][[/noparse]SData]~~
· dira[noparse][[/noparse]Reset]~~
·
It is posible Init it·on same line?
Like it?
· dira[noparse][[/noparse]CS]~~ , [noparse][[/noparse]SClock]~~ , [noparse][[/noparse]SData]~~ , [noparse][[/noparse]Reset]~~
·
Same
·
· outa[noparse][[/noparse]CS]~~ , [noparse][[/noparse]SClock]~~ , [noparse][[/noparse]SData]~~ , [noparse][[/noparse]Reset]~~
·
▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔
Sapieha
Comments
▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔
special_register[noparse][[/noparse] bit_number]
is convenient, but rather special (and most likely not cheap in terms of time... not to speak of SR[noparse][[/noparse] N..M])
I generally write:
DIRA|= constant(|<CS + |<SClock + |<SData + |<Reset)
Post Edited (deSilva) : 9/9/2007 10:17:25 PM GMT
Thanks for reply
It is fine for clarity in code
▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔▔
Sapieha